dc.contributor.author | Πετρουσόβ, Ιωάννης | |
dc.date.accessioned | 2017-02-10T13:10:28Z | |
dc.date.available | 2017-02-10T13:10:28Z | |
dc.date.issued | 2016-10 | |
dc.identifier.other | 3831 | |
dc.identifier.uri | http://dspace.uowm.gr:8080/xmlui/handle/123456789/426 | |
dc.description.abstract | Ανάπτυξη ενός διαδικτυακού εργαλείου παραγωγής επιταχυντών αριθμητικών κυκλωμάτων. Το εργαλείο δέχεται ως είσοδο μία προσαρμοσμένη αριθμητική συνάρτηση με ανεξάρτητο αριθμό μεταβλητών, σταθερών και εύρους bits. Σαν έξοδο, παράγει την περιγραφή του κυκλώματος σε VHDL και μία βιβλιοθήκη με τα κυκλώματα και υποκυκλώματα που χρησιμοποιήθηκαν. Επίσης ο χρήστης μπορεί να επιλέξει να παραχθεί ένα αρχείο testbench (δοκιμαστικών εισόδων) του επιταχυντή και μία εικόνα με το σχηματικό του κυκλώματος. Όλα τα αρχεία VHDL είναι συνθέσιμα για ASIC ή FPGA ανεξαρτήτως κατασκευαστή. | en_US |
dc.description.sponsorship | Δασυγένης Μηνάς | en_US |
dc.language.iso | other | en_US |
dc.publisher | Πετρουσόβ Ιωάννης | en_US |
dc.relation.ispartofseries | αριθμός εισαγωγής;3831 | |
dc.subject | Phython, FPGA, GHDL, ASIC, Cython. | en_US |
dc.title | Ανάπτυξη γεννήτριας κυκλωμάτων υλοποίησης αριθμητικών πράξεων σε γλώσσα περιγραφής υλικού. | en_US |
dc.type | Thesis | en_US |