Browsing Ιδρυματικό Καταθετήριο by Subject "Verilog"
Now showing items 1-1 of 1
-
Σχεδιασμός αλγορίθμου ελέγχου μετατροπέα ηλεκτρονικών ισχύος σε FPGA με τη χρήση HDL
(Πανεπιστήμιο Δυτικής Μακεδονίας. Πολυτεχνική Σχολή., 2023-10)Σε αυτήν την εργασία περιγράφεται λεπτομερώς η υλοποίηση κώδικα HDL (Hardware Description Language) ενός κυκλώματος Pusle-Width Modulation (PWM) σε FPGA. Το πρόγραμμα που χρησιμοποιήθηκε είναι το Quartus Prime 22.1 Lite ...